Tracked shipping to New Zealand with premium packaging for just NZ$15 

Ship to
New Zealand
0

My Account

  • argentina
  • chile
  • colombia
  • españa
  • méxico
  • perú
  • estados unidos
  • internacional

menu

Select your country

Americas

Europe

Rest of the world

portada Verilog HDL para hardware de IA: Diseño de un motor MAC para la aceleración de redes neuronales (in Spanish)
Type
Physical Book
Publisher
Author
Language
Spanish
Pages
60
Format
Paperback
ISBN13
9786630266504

Verilog HDL para hardware de IA: Diseño de un motor MAC para la aceleración de redes neuronales (in Spanish)

Sahu, Anil Kumar;;;Sinha, Hemlata (Author) · Ediciones Nuestro Conocimiento · Paperback

Verilog HDL para hardware de IA: Diseño de un motor MAC para la aceleración de redes neuronales (in Spanish) - Sahu, Anil Kumar;;;Sinha, Hemlata

New Book Imported to New Zealand
Delivery: 14 Dec - 21 Dec Shipping: 13 to 14 business days.
NZ$ 123.75
Import costs and 15% GST included in the price ✅
NZ$ 123.75

Choose the list to add your product or create one New List

Go to My Wishlists
Calculate shipping cost

Synopsis "Verilog HDL para hardware de IA: Diseño de un motor MAC para la aceleración de redes neuronales (in Spanish)"

El rápido crecimiento de la inteligencia artificial (IA), las redes neuronales artificiales (RNA) y las redes neuronales profundas (RNP) ha generado una fuerte demanda de aceleradores de hardware de alto rendimiento, bajo consumo y eficientes. Las aplicaciones modernas de redes neuronales implican un gran número de operaciones computacionales, en las que la unidad de multiplicación-acumulación (MAC) desempeña un papel fundamental en la realización de los procesos de multiplicación y acumulación. Dado que las operaciones MAC predominan en los cálculos neuronales, la optimización de la arquitectura MAC mejora directamente el rendimiento general de los aceleradores de IA. Este libro presenta el diseño y la implementación en FPGA de una arquitectura MAC en pipeline de alta velocidad y eficiente en cuanto a espacio para la aceleración de redes neuronales utilizando Verilog HDL. La arquitectura propuesta integra un multiplicador védico para la generación rápida y paralela de productos parciales y un sumador de selección de acarreo de raíz cuadrada (SQRT-CSLA) basado en un convertidor de binario a exceso 1 (BEC) para una acumulación eficiente. Esta obra está dirigida a estudiantes, investigadores, diseñadores de FPGA y profesionales del VLSI interesados en desarrollar soluciones de hardware eficientes para aplicaciones de IA y aprendizaje profundo de próxima generación.

Customers reviews

More customer reviews
  • 0% (0)
  • 0% (0)
  • 0% (0)
  • 0% (0)
  • 0% (0)

Frequently Asked Questions about the Book

Is the book original?

All books in our catalog are Original.

In what language is the book written?

The book is written in Spanish.

What is the format of this book?

The binding of this edition is Paperback.

Questions and Answers about the Book

Do you have a question about the book? Login to be able to add your own question.

Opinions about Bookdelivery

More customer reviews