Tracked shipping to New Zealand with premium packaging for just NZ$15 

Ship to
New Zealand
0

My Account

  • argentina
  • chile
  • colombia
  • españa
  • méxico
  • perú
  • estados unidos
  • internacional

menu

Select your country

Americas

Europe

Rest of the world

portada Verilog HDL für KI-Hardware (in German)
Type
Physical Book
Publisher
Author
Year
2026
Language
German
Pages
60
Format
Paperback
ISBN13
9786630234466

Verilog HDL für KI-Hardware (in German)

Anil Kumar Sahu;Hemlata Sinha (Author) · KS OmniScriptum Publishing · Paperback

Verilog HDL für KI-Hardware (in German) - Anil Kumar Sahu;Hemlata Sinha

Cheaper New Book Imported to New Zealand
Delivery: 14 Dec - 21 Dec Shipping: 13 to 14 business days.
NZ$ 123.75
Faster New Book Imported to New Zealand
Delivery: 02 Dec - 09 Dec Shipping: 5 to 6 business days.
NZ$ 136.65
Import costs and 15% GST included in the price ✅
NZ$ 123.75

Choose the list to add your product or create one New List

Go to My Wishlists
Calculate shipping cost

Synopsis "Verilog HDL für KI-Hardware (in German)"

Das rasante Wachstum der künstlichen Intelligenz (KI), künstlicher neuronaler Netze (ANN) und tiefer neuronaler Netze (DNN) hat zu einer starken Nachfrage nach leistungsstarken, stromsparenden und effizienten Hardwarebeschleunigern geführt. Moderne Anwendungen mit neuronalen Netzen beinhalten eine große Anzahl von Rechenoperationen, wobei die Multiplikations-Akkumulations-Einheit (MAC-Einheit) eine entscheidende Rolle bei der Durchführung von Multiplikations- und Akkumulationsprozessen spielt. Da MAC-Operationen den Großteil der Berechnungen in neuronalen Netzen ausmachen, führt die Optimierung der MAC-Architektur direkt zu einer Verbesserung der Gesamtleistung von KI-Beschleunigern. Dieses Buch stellt den Entwurf und die FPGA-Implementierung einer schnellen und flächeneffizienten pipelinierten MAC-Architektur zur Beschleunigung neuronaler Netze unter Verwendung von Verilog HDL vor. Die vorgeschlagene Architektur integriert einen Vedic-Multiplikator zur schnellen parallelen Erzeugung von Teilprodukten sowie einen auf einem Binary-to-Excess-1-Konverter (BEC) basierenden Square-Root-Carry-Select-Adder (SQRT-CSLA) für eine effiziente Akkumulation. Diese Arbeit richtet sich an Studierende, Forscher, FPGA-Entwickler und VLSI-Fachleute, die an der Entwicklung effizienter Hardwarelösungen für KI- und Deep-Learning-Anwendungen der nächsten Generation interessiert sind.

Customers reviews

More customer reviews
  • 0% (0)
  • 0% (0)
  • 0% (0)
  • 0% (0)
  • 0% (0)

Frequently Asked Questions about the Book

Is the book original?

All books in our catalog are Original.

In what language is the book written?

The book is written in German.

What is the format of this book?

The binding of this edition is Paperback.

Questions and Answers about the Book

Do you have a question about the book? Login to be able to add your own question.

Opinions about Bookdelivery

More customer reviews